技術

設計參數

  • 最大設計規模
    90000pin+
  • 最多設計層數
    42層
  • 最多BGA數量
    100+
  • 最小線寬線距
    1.9mil
  • 最小設計孔
    6mil / 4mil激光孔
  • 最小BGA間距
    0.3mm
  • 最大BGA PIN數
    3647pin
  • 最高信號速度
    56G

涉及到的主要芯片

  • 處理器
    Intel: Purley Haswell platform Ivy Bridge and Sandy Bridge Series Shark Bay Mobile Platform
    Marvell: PXA920/920H Series Xelerated series ARM ADA1000/1500 98CX8129/8297
    Qualcomm/SPRD/MTK Mobile: MSM86XX / 82XX / 76XX SC9610 / 8810 / 6820 MT6573 / 6575 / 6577/ 6589
    Freescale PowerPC Series: MPC8541 / 8548 / 8555 / 8641 P2020
    TI: AM35X / 38X OMAP4430 / P3505 66AK2EX C667X TMX320C
    ADI: TS101/201 ADUCM3027/3029
  • FPGA / CPLD
    Xilinx: Spartan-6 Spartan?-6 Artix-7 Kintex-7 Virtex-7 Virtex-ultrascale Virtex5 Zynq-7
    Altera: Stratix Series Arria Series Cyclone series MAX Series
    Cavium: CN7XXX CN6XXX NITROX III NITROX PX CN50XX SC9610 / 8810 / 6820 MT6573 / 6575 / 6577/ 6589
    Lattice: MachX03 Series MachX02 Series
  • 存儲芯片
    Samsung:DDR5 DDR4 DDR3 DDR2
    Hynix:DDR5 DDR4 DDR3 DDR2
    Elpida:DDR3 DDR2
    Mircon: DDR5 DDR4 DDR2 DDR3
    Cypress:CY7C1510 CY7C1565 CY7C25XX

設計流程

仿真介紹

    信號完整性分析
    設計規則、拓撲結構前仿
    反射、串擾、時序分析
    多板聯合系統分析
    支持IBIS模型、Hspice 模型和S參數模型
    頻域、時域、通道多種仿真分析手段、保證高速傳輸性能
    綜合考慮反射、串擾、振鈴、眼圖、抖動、誤碼率、S參數
    DDR3,DDR3L,DDR4,PCIE,Serdes,SFP+大量仿真案例,擁有豐富實戰經驗
    主要仿真分析的項目
    延時計算/Delay Caculate 拓撲結構分析/Topology analysis
    反射仿真/Reflection 阻抗計算 /Impedance Cal
    串擾仿真/Cross talk 疊層分析/Stack up
    時序分析/Static timing analysis 同步切換噪音/SSN simulation
    S參數提取/S-parameter 串并行接口仿真/Serial Parallellink
    直流壓降分析
    平面諧振分析
    PDN阻抗分析
    去耦電容優化分析
    電磁兼容性分析
    EMC設計
    EMC整改
    EMC測試
    電磁兼容性包含電磁干擾 EMC 和電磁敏感度 EMC 部分。板級 EMC 設計采用注重源頭控制的思路,從設計階段開始就采取對策,結合信號完整性分析,從根本上解決 EMC 問題。存在對外接口的單板,以及無法進行全屏蔽的產品里,板級 EMC 設計是其他任何 EMC 措施都無法取代的。在單板方面進行 EMC 設計的考慮將減輕后面工序的壓力,并且能夠縮短開發周期降低批量生產成本。
    EMC 設計
    層疊及阻抗控制
    模塊劃分及特殊器件布局
    電源與特殊信號優先布線
    跨分割區及開槽設計
    接口保護與濾波設計
    地分與匯接、屏蔽與隔
    EMC 整改
    針對客戶產品 EMC 測試發現的問題,提出整改方案,主要從于擾源、敏感設備和耦合途徑等要素入手,結合實際測試和表現出的問題,提出整改建議,并進行整改。
    EMC 測試
    協助客戶完成產品的一系列電磁兼容測試,并對其遇 到的問題,給出參考建議。可以提供 EMC 測試實驗室,大大縮短了客戶的開發時間和成本。
    可生產性設計分析
    DFF可制造性分析
    DFA可組裝性分析
    DFT可測試性分析
    可制造性設計就是在設計階段考慮產品的可制造性和可裝配性等要素,使得產品以最低成本、最短的時間、最高的質量制造出來,DFM 是并行工程的核心技術,它的關鍵是設計信息的工藝分析、制造合理性評價和設計改進的建議,通過模擬系統,實現仿真與設計過程同步,模擬從設計、制板到組裝的整個生產過程,使用 DFM 理念的設計方式可以減少試產次數,加快研發周期,設計前期把生產裝配的問題考慮到位,是保證 PCB 設計一次性成功的關鍵。
    優勢
    降低改版次數,縮短開發周期減少試產次數,降低生產成本
    完善標準化進程,提高產品質量和可靠性簡化產品轉化流程,提高生產力